//
// test module for RiSC cpu
//

module top ();
    reg		clk;

    RiSC	cpu(clk);

    integer j;

    initial begin
	#1 $readmemh("init.dat", m);
	#1000	$stop;
    end

    always begin
	#5 clk = 0; 
	#5 clk = 1;

	$display("Register Contents:");
	$display("  r0 - %h", cpu.rf[0]);
	$display("  r1 - %h", cpu.rf[1]);
	$display("  r2 - %h", cpu.rf[2]);
	$display("  r3 - %h", cpu.rf[3]);
	$display("  r4 - %h", cpu.rf[4]);
	$display("  r5 - %h", cpu.rf[5]);
	$display("  r6 - %h", cpu.rf[6]);
	$display("  r7 - %h", cpu.rf[7]);

    end

endmodule